在JEITA和欧盟的《限制有毒物质指令》(RoHS)与《报废电子电气设备指令》(WEEE)公布的最后期限之前实施一种高成本效益、可靠的
对于大批量半导体器件供货商(如安森美半导体)而言，主要的挑战在于选择一种成本效益高，并且不会产生可靠性问题的策略和工艺，实施与无铅焊料的前向兼容以及与含铅焊料的后向兼容。对现有的无铅替代方案进行审核检查并权衡这些选择之后，达致可行的策略。
对现有资料做研究，并通过与知名组织(如iNEMI和JEDEC)交流互动对电子产业做评估，任何器件制造商均可从众多无铅镀层解决方案中精选出若干方案。安森美半导体首先考虑了五种外部镀层，每一种解决方案都有优势和劣势。这五种外部镀层包括：锡-银(Sn-Ag)镀层、锡-铋(Sn-Bi)镀层、锡-铜(Sn-Cu)镀层、预镀镍-钯-金(Ni-Pd-Au)引脚框架和纯雾锡(Pure matte tin)镀层。
Sn-Ag镀层的锡含量约为3.5%，拥有非常良好的可焊性和机械属性。但是Sn-Ag镀层易产生锡毛刺，这是所有高锡含量替代方案的主要可靠性风险。由于材料成本比较高，并且镀浴(plating bath，电镀溶液)控制程序复杂，Sn-Ag镀层比较昂贵。从“总拥有成本”的角度考虑，Sn-Ag镀层并不能作为一种完全可行的选择。
自2000年以来， Sn-Bi作为引脚镀层已在日本得到普遍应用，因此人们开始对其重视。当铋含量为3%时，Sn-Bi的熔点约为220℃，选择该镀层肯定可行。但是Sn-Bi 材料易碎，镀层控制复杂，而且它会产生锡毛刺。关于铋的真实毒性也有疑问，且含铅焊料后向兼容性问题仍存在争议。内部筛选实验和研究确认了这些Sn-Bi问题的存在，所以这种镀层只能作为临时解决方案。
Sn-Cu镀层可形成一种铜含量为0.7%的高强度低熔点合金，其熔点为227℃。此镀层的价格相对低廉，且拥有非常良好的可焊性。但是Sn-Cu容易产生锡毛刺，甚至合金成份的微小改变就会大大改变共晶温度。由于精确控制镀层成份困难，且Sn-Cu引脚加工与合金(Alloy)42引脚框架不兼容，所以该系统不能作为一种可行的解决方案。
预镀的Ni-Pd和Ni-Pd-Au引脚框架作为无铅焊接的一种可选方案，于1989年首先由德州仪器(TI)引进。其主要优点是该技术适于商业应用，且封装工艺得以简化。但是对大批量产品应用而言，Ni-Pd-Au解决方案不具备优势，根本原因在于其成本较高，而且根据现有资料记录，该方案存在可靠性问题。此外，镀层在弯曲时会发生断裂，而且在焊接、引线接合和成模时也存在问题。钯和金成本高且难以预计，引脚框架的供货商数量也有限，这些都是该方案的劣势所在。由于此镀层系统与Alloy 42引脚框架不兼容，其应用范围进一步受限。因此，对于大批量生产线而言，这种解决方案不是一种可行的备选方案。
纯雾锡是大批量半导体制造商镀层应用的首选。其原因众多：对于各种引脚框架而言，雾锡工艺不仅具有良好焊接特性，而且它是一种低成本解决方案，不存在Sn-Ag、Sn-Bi和Sn-Cu系统中的双合金成份控制问题。
雾锡解决方案得以广泛应用的另一个关键因素是其供应充足，此因素与上述技术密切相关。雾锡最重要的一个优势可能在于它可与含铅焊料后向兼容。鉴于世界上很许多无铅政策在执行上存在延迟，这种后向兼容仍较为重要。
由于安森美半导体在特定应用中使用雾锡有很长的历史，因此雾锡工艺解决方案已成为大多数需要无铅外部镀层的产品的首选。
上面讨论了镀层成份的选择问题，现在我们将重点探讨可降低风险的策略，方案必须可以有效地解决与该镀层形成锡毛刺相关的可靠性问题。
研究表明，下列四种方案是减少锡毛刺产生的最可行解决方案：对雾锡镀层进行退火，增加雾锡镀层的厚度，在引脚镀层中加入镍阻挡层(barrier)，对锡镀层进行回流。
就减少毛刺的问题而言，成本效益最高的方案是对镀锡层进行退火。大量研究表明，在铜衬底上对锡镀层进行退火可以大大减少毛刺的产生。具体操作方法是在温度为150℃下，对锡镀层进行一小时的退火。根据现有的资料记载，在镀层操作完成后24小时内对锡镀层进行退火较为有效。
从资料中我们可以清楚了解，尽管锡镀层的最佳厚度尚不清楚，锡沉积越厚，越不容易产生毛刺。根据资料中提供的参考数据，安森美半导体方案中的锡镀层仍将集中介于7.5至12.5微米之间。我们相信，该方案可以在不影响镀层质量的前提下，减少毛刺，提高成本效益。
另一种被广泛认可的减少毛刺方案是在镍阻挡层上加入锡镀层。然而，在镀层上加入镍会使许多产品的成本增加，在市场上失去价格竞争力。此外，众所周知，尽管镍阻挡层会使毛刺产生的时间增加，但这很大程度上取决于所使用的锡镀浴类型。大家普遍认为，镍之所以可以减少毛刺产生，原因主要在于它会对锡镀层中的应力产生影响。
由于使用镀镍减少毛刺的产生取决于所使用的锡镀浴，安森美半导体采用的对策侧重于选择基于甲基硫酸(MSA)的锡镀层化学方法。MSA电镀化学方法不但可以控制锡镀层中产生的应力，还能够产生一种不易产生毛刺的镀层。
另一种减少毛刺的方案是在锡熔点232℃以上进行锡回流，但是这种处理方法的有效性尚不清楚。因此，锡回流不能作为减少毛刺产生的工艺。但是，安森美半导体采用的方案包括了采用回流测试作为确定总体雾锡工艺有效性的方法。这种方法在很大程度上重复了最后的封装工艺。
需要对所有含大量锡的镀层进行持续测试和检查，以确保毛刺的产生得以控制。用于锡毛刺评估的测试条件和检查程序在过去几年中发生了重大变化，可以将其看作是一个变化的目标。JEDEC和iNEMI的动议已经带动了慢慢的变多的标准化工作，以确定进行上述评估所运用的方法。安森美半导体将严格遵守JEDEC标准JESD22A121中的建议。该标准不仅要求对特定的温度循环、环境和温度/湿度储存和高温/高湿度存储来测试，还规定了所需的锡毛刺检查程序。
除了监测当前的电镀化学方法外，还将在这些新近议定并得以标准化的JEDEC测试条件下进行实验，以便将样品组锡毛刺与下列属性相比较。
到目前为止，安森美半导体已经将其约95%的产品转换为无铅镀层，并计划在2005年底之前将所有器件中含铅(Pb)的外部镀层用无铅镀层取代。